19.   SPI: Synchron-serielle Schnittstelle

19.1   Features

• Synchroner, vollduplexfähiger Datentransfer mit drei Leitungen
• Master- oder Slave-Funktion: Taktgeber oder Fremdtaktung
• Datentransfer mit tiefstwertigem oder höchstwertigem Bit beginnend auswählbar
• Sieben programmierbare Bitraten
• Interrupt bei Ende der Übertragung
• Schutz vor Schreibkollision
• Aufwachen aus dem Idle-Mode
• Master-SPI-Modus mit doppelter Geschwindigkeit (CK/2)

19.2   Überblick

Auch die USART kann als SPI-Master verwendet werden, siehe USART im SPI-Modus. Das Bit PRSPI im Leistungsreduktions-Register muss gelöscht sein, damit das SPI-Modul funktioniert.

Bild 19-1: SPI-Blockdiagramm

Wenn der Baustein als Master konfiguriert ist, so hat das SPI keine automatische Kontrolle über die SS-Leitung. Sie muss durch die Software gesteuert werden um eine Kommunikation zu starten. Wenn dies geschehen ist, startet das Schreiben eines Bytes in das SPI-Datenregister SPDR den SPI-Taktgenerator und die Hardware schiebt die acht Bits in den Slave. Nachdem die acht Bits geschoben wurden, stoppt der SPI-Taktgenerator und das End of Transmission Flag (SPIF) wird gesetzt. Wenn das SPI-Interruptfreigabe-Bit (SPIE) im Register SPCR gesetzt ist, wird dann ein Interrupt ausgeführt. Der Master kann dann die Kommunikation fortsetzen, indem er ein weiteres Byte in das SPDR-Register schreibt. Oder er beendet die Kommunikation, indem er die „Slave Select“-Leitung (SS) auf High-Pegel zieht. Das zuletzt eingegangene Byte verbleibt im Puffer-Register und kann dort abgeholt werden.

Wenn der Baustein als Slave konfiguriert ist, schläft das SPI-Interface mit MISO im hochohmigen Zustand, solagne die SS-Leitung auf High gehalten wird. Die Software kann Daten in das SPI-Datenregister SPDR schreiben, allerdings werden die Daten nicht durch die am SCK-Pin eingehenden Takte ausgeschoben, bis der SS Pin auf Low gelegt wurde. Wenn ein Byte komplett geschoben wurde, wird das „End of Transmission“-Bit (SPIF) gesetzt. Wenn das SPI-Interruptfreigabebit (SPIE) im SPCR-Register gesetzt ist, wird ein Interrupt ausgeführt. Der Slave kann weitere Daten in SPDR schreiben, bevor die eingegangenen Daten gelesen wurden. Das zuletzt eingegangene Byte verbleibt im Puffer-Register und kann dort abgeholt werden.

Bild 19-2: Zusammenarbeit Master und Slave

Im Slave-Modus tastet die Kontrolllogik das ankommende Signal am SCK-Pin ab. Um ein korrektes Abtasten zu gewährleisten, sollte die Frequenz des SCK-Taktes nicht größer sein als f_OSC/4.

Wenn das SPI freigegeben ist, stellt sich die Datenrichtung der Pins MOSI, MISO, SCK und SS wie folgt ein:

SPI_MasterInit:
	; Setze MOSI und SCK als Ausgang, alles andere als Eingang
	ldi	r17,(1<<DD_MOSI)|(1<<DD_SCK)
	out	DDR_SPI,r17
	; SPI-Master freigeben, Taktfrequenz = fck/16
	ldi	r17,(1<<SPE)|(1<<MSTR)|(1<<SPR0)
	out	SPCR,r17
	ret
SPI_MasterTransmit:	; Starte Daten-Senden (r16)
	out	SPDR,r16
Wait_Transmit:		; Warte bis Senden fertig
	in	r16, SPSR
	sbrs	r16, SPIF
	 rjmp	Wait_Transmit
	ret

void SPI_MasterInit(void) {
/* Setze MOSI und SCK als Ausgang, alles andere als Eingang */
  DDR_SPI = (1<<DD_MOSI)|(1<<DD_SCK);
/* SPI-Master freigeben, Taktfrequenz = fck/16 */
  SPCR = (1<<SPE)|(1<<MSTR)|(1<<SPR0);
}
void SPI_MasterTransmit(char cData) {
/* Starte Daten-Senden */
  SPDR = cData;
/* Warte bis Senden fertig */
  while (!(SPSR & (1<<SPIF)));
}

SPI_SlaveInit:
	; Setze MISO als Ausgang, alles andere als Eingang
	ldi	r17,(1<<DD_MISO)
	out	DDR_SPI,r17
	ldi	r17,(1<<SPE)
	out	SPCR,r17	; SPI freigeben
	ret
SPI_SlaveReceive:	; Warte bis Empfang fertig
	in	r16, SPSR
	sbrs	r16, SPIF
	 rjmp	SPI_SlaveReceive
	in	r16,SPDR	; Lese empfangenes Datenbyte
	ret

void SPI_SlaveInit(void) {
/* Setze MISO als Ausgang, alles andere als Eingang */
  DDR_SPI = (1<<DD_MISO);
/* SPI freigeben */
  SPCR = (1<<SPE);
}
char SPI_SlaveReceive(void) {
/* Warte bis Empfang fertig */
  while (!(SPSR & (1<<SPIF)));
/* Lese empfangenes Datenbyte */
  return SPDR;
}

19.3   SS-Pinfunktion

19.3.1   Slave-Modus

Das SS-Pin ist hilfreich für die Paket- oder Bytesynchronisation indem der Slave-Bitzähler synchron mit dem Master-Taktgenerator gehalten wird. Wenn das SS-Pin auf High liegt, setzt der SPI-Slave die Sende- und Empfangslogik zurück und verwirft alle teilweise empfangenen Daten.

19.3.2   Master-Modus

Wenn SS als Ausgang konfiguriert ist, ist es ein allgemeines Ausgangspin, der die Funktion des SPI nicht beeinflusst. Gewöhnlich wird das Pin mit dem SS-Pin eines Slaves verbunden.

Wenn SS als Eingang konfiguriert ist, muss es auf High gehalten werden, um die Masterfunktion sicherzustellen. Wenn das SS-Pin durch die Peripherie auf Low gezogen wird, während SPI als Master mit SS-Pin als Eingang konfiguriert ist, wird das SPI-System dies so interpretieren, als sei sie von einem anderen Master als Slave angesprochen worden und damit beginnen, Daten an den vermeintlichen Master zu senden. Um Buskollisionen zu vermeiden, führt das SPI-System dann folgende Aktionen durch:

1. Das MSTR-Bit im SPCR-Register wird gelöscht, folglich wird das SPI-System zum Slave. Damit werden die Pins MOSI und SCK zu Eingängen
2. Das SPIF-Flag im SPSR wird gesetzt, und wenn der SPI-Interrupt freigegeben ist — und das I-Bit im SREG gesetzt ist — wird die Interruptroutine ausgeführt.

19.4   Datenmodi

Bild 19-3: SPI-Übertragung mit CPHA=0

Bild 19-4: SPI-Übertragung mit CPHA=1

19.5   Register-Beschreibung

19.5.1   SPCR — Kontrollregister

• Bit 7 — SPIE: SPI Interrupt Enable

• Bit 6 — SPE: SPI Enable

• Bit 5 — DORD: Data Order

• Bit 4 — MSTR: Master / Slave Select

• Bit 3 — CPOL: Clock Polatity

• Bit 2 — CPHA: Clock Phase

• Bit 1, 0 — SPR1, SPR0: SPI Clock Rate Select 1 und 0

19.5.2   SPSR — Statusregister

• Bit 7 — SPIF: SPI Interrupt Flag

• Bit 6 — WCOL: Write Collision Flag

• Bit 5:1 — reserviert

• Bit 0 — SPI2X: Double SPI Speed Bit

19.5.3   SPDR — Datenregister

Das SPI Data Register ist ein Schreib/Lese-Register, das für den Datenaustausch zwischen den Registern und dem SPI Schieberegister verwendet wird. Das Schreiben in das Register startet eine Datenübertragung. Beim Lesen wird auf einen Eingangspuffer des Schieberegisters zugegriffen.