🇬🇧

GALEP-4, GALEP-III

Hier gibt's nichts zu basteln!

Sondern um den Betrieb des Conitec-Programmiergerätes:

Eagle-Schaltplan GALEP-III. Hieraus wird ersichtlich, warum die Chips so komisch in die Fassung müssen: Die Verteilung der Pins mit den Fähigkeiten Masse (L), Speisespannung (H) und Programmier­spannung (P) ist wild verteilt. Wobei (H) und (P) die Rollen tauschen können. Es ist — ohne gesonderte Selektions­leitungen — eine Trick­schaltung, dass bei anliegender Programmier­spannung über 5 V an einem der Pins der kleine Xilinx-FPGA vom Typ XC3142A mit dem Chip über die vielen MOSFETs vom Typ BSS138 bidirektional kommuni­zieren kann, ohne Schaden zu nehmen. Die Schiebe­register IC2..IC5 sind ausgefallene Spezial­typen mit Hochspannungs-Ausgängen, gemeint sind mehr als 5 V, hier mindestens 25 V. Die Zuschaltung von Speise- und Programmier­spannung erfolgt über Transfer­gates (svw. Analog­signal­schalter) bestehend aus diskreten BSS138. Bei den Pins 11..14, die sowohl Programmier- als auch Speise­spannung haben können, sind die Transfergates aus jeweils 2 Source an Source geschalteten BSS138 realisiert; ebenfalls eine Trick­schaltung. Die Platinen sind vierlagig, mit einer dritten Signal­ebene und einer Masse­ebene im Innern. Aus dem Schalt­plan erschließen sich Lösungs­möglich­keiten für einen künftigen USB-Adapter, der auch noch schnell ist.

Der FPGA wird beim Detektieren und Programmieren mit Slave-Serial synchron-seriell via Parallel­port mit dem Bitstrom „betankt“ (30784 Bits). Deshalb geht es mit meinem USB2LPT so unerträglich langsam.