VGA-Testbild-Signalgenerator mit ATmega88

Einfacher, aber wirkungsvoller VGA-Signalgenerator mit ATmega88.

[Schaltplan] — Schaltplan, ziemlich simpel

Gedacht für die Speisung von (Flach-)Monitoren während Reparatur und Dauertest, damit diese nicht ohne Signal in Bereitschaft fallen.

Dargesteller VGA-Modus: 640x480 @ 31,5kHz/60Hz, (scheinbarer) Pixeltakt 25 MHz, Horizontalbildfüllgrad: ca. 80%.

Dargestellte Bildgröße: 128x120x4 (jedes Pixel als Klotz 5x4), nur Standard-DOS/Windows/CGA-Palette.

1 V_SS

RN2 = 470 Ω
wie im Schaltplan, offensichtlich ungünstig
RN2 = 680 Ω
gibt's nicht bei Reichelt, sondern bei Bürklin

0,7 V_SS

RN2 = 470 Ω
RN2 = 680 Ω

Dargestelltes Bild bei verschiedenen Widerstandswerten für RN2 (anklicken zum Umschalten!)

Beim Nachbau ggf. Copyright (aufs selber ausgesuchte Bild) beachten! Diese Konstruktion, Firmware und das Testbild hat BSD-Lizenz.

Quarzfrequenz nur 20 MHz (also ATmega88-20 nicht übertaktet). Alle Bauteile bei Reichelt verfügbar. Optimaler Mikrocontroller wäre der ATtiny84-20, den gibt es (nur) bei Farnell und Digikey.

Leiterplatten-Entwurf (Eagle, SMD) für Einbau in SubD-Selbstbaugehäuse mit Stecker und Buchse, erspart gelegentlich den Gender-Changer.

[Bestückung] — Leiterplatten-Bestückung der zweiseitigen, 1 mm dicken Platine

Stromversorgung mit 5 V per USB, Tastatur-Adapter oder Netzteil, 30 mA, 150 mW. Eventuell auch aus dem Prüfling. Viel sparsamer als ein laufender PC.

Download des Gesamtprojekts sowie

Einsicht.

Freeware, open-source, darf für alles verwendet werden, auch kommerziell. Ohne oder bei nur geringfügiger Änderung Urheber-Hinweis erforderlich.

Basiert auf „Monitor3.asm“, erhebliche Kode-Änderungen:

Reduktion der Quarzfrequenz von 22 MHz auf zulässige 20 MHz
Exaktes, standardkonformes Timing
Das leicht falsche Timing der Vorlage führt dazu, dass Monitore gelegentlich ins Standby(!) fallen und sogleich wieder aufwachen, so als ob der Mikrocontroller spinnt und den Output unterbricht!
Dieses Gerät / diese Firmware hat diesen Fehler nicht!
Verkleinerter, übersichtlicher, im Timing besser konfigurierbarer Quelltext
Timing vollständig interrupt-gesteuert via TIMER1, Hauptschleife besteht aus Strom sparendem sleep-Befehl